一萬億個晶體管的單芯片要來了,這是什么概念？英特爾“續(xù)命”摩爾定律

1萬億個晶體管是什么概念？2020年華為海思發(fā)布的最后一款麒麟系列芯片麒麟9000在臺積電5nm制程加持下將晶體管數(shù)量提升至153億個，2021年蘋果發(fā)布的A15芯片同樣采用了5nm制程，晶體管數(shù)量勉強達到150億個。

Intel中國研究院院長宋繼強在接受采訪時稱，從2023年到2030年，晶體管密度要在8年時間里翻10倍，即實現(xiàn)2的3次方的提升。

一方面，要繼續(xù)依靠晶體管微縮，例如用厚度僅僅3個原子的超薄2D材料做更高效的GAA的晶體管。

另一方面，還需要依賴3D封裝技術(shù)，能夠進一步提升整個設(shè)備中的晶體管總量。

按照規(guī)劃，Intel 4（即7納米）工藝預(yù)計年底就會進入試產(chǎn)階段，未來將用于第14代的Meteor Lake處理器。

近年來，對于“摩爾定律”可行性的爭論在半導(dǎo)體業(yè)界時有發(fā)生，但由此來看，Intel仍是摩爾定律的堅定支持者。晶體管誕生的第75年，還可以用哪些方法延續(xù)摩爾定律？


1、2022年，我們依然需要新的晶體管

為了紀念晶體管被發(fā)明75周年，IEEE（電氣與電子工程師協(xié)會）電子器件分會（E lectron Device Society ）組織了一場活動，在此活動上有Fin-FET的發(fā)明者胡正明教授對晶體管的過去進行回顧，也有諸如英特爾這樣的行業(yè)領(lǐng)先者分享在延續(xù)摩爾定律上做出的技術(shù)創(chuàng)新。

我們的世界是否還需要更好的晶體管？

胡正明在演講中給出了肯定的回答，“是的，我們需要新的晶體管”，并給出了三個理由:

第一，隨著晶體管的改進，人類掌握了從未想象到的新能力，例如計算和高速通信、互聯(lián)網(wǎng)、智能手機、內(nèi)存和存儲、計算機技術(shù)、人工智能，可以想象的是，未來還會有其他新技術(shù)涌現(xiàn)出來；

第二，晶體管廣泛的應(yīng)用正在改變所有技術(shù)、工業(yè)和科學(xué)，同時半導(dǎo)體技術(shù)的演進不想其他技術(shù)一樣受到其材料和能源使用的限制，IC使用相對較少的材料就可以生產(chǎn)，并且正在變得越來越小，使用的材料也越來越少，IC本身也在變得更快更高效；

第三，理論而言，信息處理所需的能量依然可以減少到今天所需能量的千分之一以下，雖然我們可能還不知道如何達到這種理論效率，但我們知道這在理論上可行，而其他大部分技術(shù)的能源效率已經(jīng)達到理論極限。

“我相信晶體管現(xiàn)在是，并將繼續(xù)是應(yīng)對全球變暖的關(guān)鍵，氣候變化可能會給社會、經(jīng)濟和個人帶來巨變，因此我們需要更強大的工具來應(yīng)對這種變化。“胡正明說道。


2、2030年，單顆芯片可容納1萬億個晶體管

需要新的晶體管是事實，但研發(fā)制造出新的晶體管已經(jīng)舉步維艱，無論是在經(jīng)濟上還是在技術(shù)上，都遇到了新的困難。

晶體管技術(shù)的發(fā)展道路本就是不平坦的，幾乎每隔一段時間都有巨大的挑戰(zhàn)需要應(yīng)對。

1980年前后，芯片動態(tài)功耗成為大問題，采用CMOS取代NMOS和雙極技術(shù)之后，將工作電壓從5伏降低到1伏，帶來了巨大的進步；

2000年至2010年，芯片的靜態(tài)功耗再次成為挑戰(zhàn)，按照當時研究人員的預(yù)測，每平方厘米IC產(chǎn)生的熱量很快就會達到核反應(yīng)堆堆芯的熱量，不過后來3D Fin-FET以及多核處理器架構(gòu)解決了這一問題，晶體管的發(fā)展又進入了相對平穩(wěn)的發(fā)展時期。

發(fā)展到現(xiàn)在，F(xiàn)in-FET的進步能夠帶來的性能提升和功耗降低又越來越有限，業(yè)界正在采用一種新的3D CMOS結(jié)構(gòu)的環(huán)柵（GAA）制造新的晶體管，英特爾就是其中一員。

不久前，英特爾為了進一步縮小晶體管的三維尺寸，用RibbonFET的結(jié)構(gòu)實現(xiàn)了GAA，但是發(fā)現(xiàn)源極和漏極之間的距離進一步縮小的同時，會產(chǎn)生比較明顯的短溝道效應(yīng)而漏電。

如果將傳統(tǒng)的通道材料硅材料換成非硅的新材料，就能改善這種情況。學(xué)術(shù)界也有了一些相關(guān)的研究，使用一種名為過渡金屬硫化物的材料作為通道材料，這種材料只有三個原子的厚度，電子流動性好，作為通道材料有天然優(yōu)勢。

在這種2D材料方面，針對這種材料，英特爾也做了很多研究和分析，并在會議上展示了一種全環(huán)繞柵極堆疊式納米片結(jié)構(gòu)，使用了厚度僅三個原子的2D通道材料，同時在室溫下實現(xiàn)了近似理想的低漏電流雙柵極結(jié)構(gòu)晶體管開關(guān)。

除此之外，3D封裝技術(shù)也能進一步提升單個設(shè)備中晶體管的數(shù)目。

英特爾在3D封裝方面也取得了新進展，與IEDM 2021上公布的成果相比，英特爾IEDM 2022上展示的最新混合鍵合研究將功率密度和性能又提升了10倍。

另外，通過混合鍵合技術(shù)將互連間距繼續(xù)微縮到3微米，英特爾實現(xiàn)了與單片式系統(tǒng)級芯片（system-on-chip）連接相似的互連密度和帶寬。加上將多芯片互連的工藝里需要的材料換成無機材料，以便于與封裝廠多種工藝要求兼容。

雖然進一步實現(xiàn)晶體管的微縮是一件需要耗費巨大財力和人力的事情，但依然有像英特爾這樣的企業(yè)在持續(xù)投入研發(fā)，并對晶體管的未來抱有期望。

英特爾認為，從2023年到2030年，單個設(shè)備中晶體管的數(shù)目將翻10倍，即從1千億個晶體管到1千萬個晶體管。

要實現(xiàn)這個目標，需要英特爾等業(yè)內(nèi)領(lǐng)先企業(yè)持續(xù)投入研發(fā)，嘗試更多可行的技術(shù)。

不知當一顆芯片中就可以容納1萬億個晶體管的時候，我們的世界又會變成什么樣子？