華為芯片堆疊專利曝光，2顆14nm芯片堆疊，強于7nm芯片？
近日，眾多媒體報道稱，華為又有了一項新的專利，專利號是CN116504752A，專利名稱為“芯片堆疊結(jié)構(gòu)及其形成方法、芯片封裝結(jié)構(gòu)、電子設(shè)備”。
再加上前一段時間，網(wǎng)上有傳聞，華為麒麟芯片或回歸，于是很多人將這兩個消息結(jié)合在一起，表示華為接下來，或采用國產(chǎn)14nm工藝，采用堆疊技術(shù)，將2顆14nm的芯片，堆疊在一起，實現(xiàn)等于甚至強于7nm芯片的性能。
這種猜測，讓網(wǎng)友們興奮不已，覺得一旦通過這種技術(shù)擁有7nm芯片的性能，那美國的打壓就徹底失效了，華為5G麒麟芯片會王者歸來，華為手機也會王者歸來。
當(dāng)然，在我看來，這只是猜測，并且很明顯這種猜測沒什么根據(jù)，因為要用2顆14nm芯片堆疊，實現(xiàn)7nm芯片的性能，實在太難了，不信我給大家分析一下就懂了。
芯片的性能，最終還是取決于晶體管的數(shù)量，因為一個晶體管代表的就是開關(guān)，開關(guān)越多，性能就越強。
芯片不斷的提升工藝，其實就是提升晶體管密度，在同樣大小的芯片里面，放置更多的晶體管，所以性能也提升了。
先說說中芯的14nm工藝，晶體管密度約為30MTr/mm，即每平方毫米達到3000萬個。而臺積電的7nm工藝，晶體管密度約為97MTr/mm，即每平方毫米達到9700萬個，密度是14nm的3倍多。
怎么理解呢？即如果14nm工藝，需要達到7nm工藝的性能，即兩塊芯片中的晶體管一樣，在14nm工藝下，需要3倍面積于7nm工藝才行。
也就是說需要3顆14nm芯片，堆疊在一起，才能夠?qū)崿F(xiàn)1顆7nm芯片的性能（晶體管數(shù)量一樣多）。
3顆14nm的芯片堆疊在一起，如果平攤，則是3倍于7nm芯片的面積，如果上下堆疊，則是3倍于7nm芯片的高度，這樣面積或體積的加大，一般的手機可不一定裝的下。
另外3顆14nm芯片的功耗，可能是1顆7nm芯片功耗的好幾倍，按照專業(yè)人士的說法，14nm芯片本身功耗可能就是7nm芯片的2倍以上，而3顆再堆疊到一起，功耗就是6倍了。
這個發(fā)熱，功耗，真的能夠抗得住么？特別是手機芯片，手機對性能、功耗、發(fā)熱要求可太高了。
事實上，芯片堆疊技術(shù)方案難題不僅要考慮性能、功耗等，還要考慮發(fā)熱、電氣互聯(lián)、封裝和測試、制造技術(shù)等等，并不是理論想象的這么簡單。
所以，大家對于這種2顆14nm芯片堆疊，實現(xiàn)7nm芯片性能的事情，隨便看看就好，不必太認(rèn)真了。
