聯發(fā)科搶搭硅光子趨勢 跟上臺積大聯盟腳步

聯發(fā)科在NVIDIA GTC公布最新的車用智慧座艙SoC系列產品，也首次對外宣傳自家的ASIC服務平臺。李建樑攝（資料照）

聯發(fā)科日前宣布推出新世代ASIC設計平臺，外界認為，此舉算是聯發(fā)科對于加入硅光子技術潮流的重大宣示。

聯發(fā)科發(fā)展ASIC業(yè)務已經一段時間，過去一兩年的時間，ASIC服務也逐漸從鴨子劃水轉往檯面上，除了在消費性電子產品及通訊產品取得戰(zhàn)果，也逐步打進CPE大廠的客制化晶片當中。

現在聯發(fā)科ASIC業(yè)務所屬的運算聯通元宇宙事業(yè)群，已經是得到龐大資源投注的重點部門，肩負聯發(fā)科中長期成長動能的重任。

而本週此部門除了在NVIDIA GTC公布最新的車用智慧座艙SoC系列產品，也首次對外宣傳自家的ASIC服務平臺，且主打的是採用前瞻的共封裝光學元件（Co-Package Optics；CPO）技術。

目前臺灣在硅光子及CPO技術的發(fā)展上，仍是以臺積電馬首是瞻，若再加上各大封裝廠及測試介面、光通訊模組業(yè)者加持，可以算是一支全新的臺灣硅光子供應鏈大軍。

而臺積電傳出也已經和NVIDIA、博通（Broadcom）等通訊晶片需求龐大的關鍵廠商密切合作，開發(fā)相關產品，有望在今明兩年看到相關產品推出。

面對顯而易見的技術趨勢，又有臺積電的技術能力可以奧援，聯發(fā)科跟上臺積大聯盟，投入CPO相關技術發(fā)展并不令人意外。

臺積電卓越科技院士暨Pathfinding for System Integration副總經理余振華，在臺大SoC中心舉辦的前瞻技術論壇上，便提到如果要滿足生成式AI帶來的龐大算力需求，先進封裝技術就不能只停留現在的技術層次。

透過把晶片越做越大來提供更高的運算及功耗效率的模式，導入硅光子技術是勢在必行的趨勢，根據臺積電現階段的研究，已經證明臺積電的COUPE技術，可以在同樣的功耗下，比起傳統的3D封裝產品帶來170%的傳輸速度提升。

熟悉HPC業(yè)界人士指出，其實現在所有HPC產品面臨到的效能瓶頸，并不完全是在CPU、GPU或NPU的運算能力上，很大一部份是在資料交換的速度仍不夠快，導致各核心沒有辦法完全發(fā)揮出全部的運算實力。

同時，在既有電路設計技術的限制下，資料傳輸的功耗和發(fā)熱問題也是急待解決的一環(huán)，若觀察近期NVIDIA的GTC大會，雖然新產品Blackwell GPU架構強大的算力表現令人驚艷，但也有許多人注意到，NVIDIA的NVLink 5.0介面或許會是NVIDIA建立強大競爭力的另一個關鍵。