SK 海力士 HBM4E 內存有望采用 1c nm 32Gb DRAM，進一步提升容量
5 月 14 日消息，SK 海力士在 2024 年度 IEEE IMW 國際存儲研討會上不僅分享了 HBM4E 內存開發周期將縮短到一年的預期，也介紹了該內存的更多細節。
SK 海力士技術人員 Kim Kwi Wook 表示，這家企業計劃使用 1c nm 制程的 32Gb DRAM 裸片構建 HBM4E 內存。
▲ SK 海力士 HBM3E 內存背面圖
事實上，三大內存廠商目前均尚未量產 1c nm（第六代 10+nm 級）制程的 DRAM 內存顆粒。
此前曾報道，三星電子、SK 海力士的首批 1c nm DRAM 預計將于今年實現量產，美光方面稍晚，要等到明年。新一代顆粒有望帶來密度和能效方面的改進。
目前 SK 海力士在 HBM3E 內存上使用 1b nm 制程的 DRAM 顆粒，尚未確認 HBM4 是否將更新 DRAM 裸片制程。
韓媒 The Elec 在近日的報道中認為，SK 海力士已將 HBM4 量產時間提前到 2025 下半年，因此沿用 1b nm 顆粒更符合研發節奏。
目前的主流 HBM3E 產品均采用 24Gb DRAM 顆粒，這使得 HBM3E 內存可在 8 層堆疊下達到 24GB 單堆棧容量，如果采用 12 層堆疊，那 HBM3E 堆棧就可達到 36GB。
未來的 HBM4E 內存更新到 32Gb DRAM 裸片后，12 層堆疊版本就能實現 48GB 單顆容量，16 層版本更是可達到 64GB 的超大規模，為 AI 用例創造更多可能。
Kim Kwi Wook 預計，HBM4E 內存可較 HBM4 在帶寬上提升 40%、密度提升 30%，同時能效也提高 30%。
在談到對鍵合技術路線的看法時，這位研究人員稱混合鍵合仍面臨良率不佳的問題，SK 海力士在下代 HBM4 產品中采用混合鍵合的可能性不大。
