僅靠小芯片技術(shù)，撐不起中國芯的未來
目前全球最先進(jìn)的工藝是3nm，而在3m之后還有2nm，1nm，絕大多數(shù)的專業(yè)人士認(rèn)為，硅基芯片的工藝極限可能就在1nm，想要再往下研發(fā)，可能不太現(xiàn)實(shí)了。
接下來工藝還想再提升，可能得換材料，換另外的技術(shù)，反正EUV光刻這種技術(shù)，硅基這種芯片，應(yīng)該到1nm就是極限。
事實(shí)上，大家都已經(jīng)看到這個(gè)現(xiàn)實(shí)了，因?yàn)楝F(xiàn)在工藝進(jìn)步越來越難，成本越來越高，也無法遵循摩爾定律在走了。
為了解決這個(gè)問題，Chiplet（小芯片或芯粒）技術(shù)成為了大家的一個(gè)重點(diǎn)，甚至也成為業(yè)界、學(xué)術(shù)界、政策界的統(tǒng)一共識，大家認(rèn)為“后摩爾時(shí)代”，Chiplet技術(shù)才是未來。
特別是中國目前在被卡脖子，先進(jìn)工藝暫時(shí)無法前進(jìn)，Chiplet技術(shù)或者還是破除或者緩解“卡脖子”難題，是中國芯的未來。
因?yàn)镃hiplet本身是一種不受限于晶體管制程，將各種工藝、各種結(jié)構(gòu)的芯片進(jìn)行異質(zhì)整合的先進(jìn)封裝技術(shù)，而很多不同的小芯片封裝在一起，能夠?qū)崿F(xiàn)更多的功能，更高的性能，從而一定程度上，可以讓成熟工藝的芯片，也能媲美先進(jìn)工藝的芯片，這樣就不那么急需先進(jìn)制程了。
不僅如此，Chiplet還將影響EDA廠商、晶圓制造和封裝公司、芯粒IP供應(yīng)商、Chiplet產(chǎn)品及系統(tǒng)設(shè)計(jì)公司到Fabless設(shè)計(jì)廠商的產(chǎn)業(yè)鏈各個(gè)環(huán)節(jié)的參與者，會(huì)重塑產(chǎn)業(yè)鏈，所以這是中國芯的機(jī)會(huì)， 更是未來。
不過，我認(rèn)為Chiplet雖然一定程度上能夠破除或者緩解“卡脖子”難題，但卻撐不起中國芯的未來。
其實(shí)非常簡單，小芯片技術(shù)還是需要把各種芯片封裝在一起的，而這些小芯片本身，還是有工藝制程的，制程還是能夠決定最終的性能或功能的。
舉個(gè)例子，就算真的幾塊14nm的芯片小芯片封裝在一起，可以媲美3nm的芯片，但如果別人同樣用幾塊3nm的小芯片，封裝在一起呢，當(dāng)然就秒殺了這14nm工藝的小芯片了。
所以最終，還得落實(shí)到工藝上來，因?yàn)槟阌?4nm的芯片技術(shù)來搞小芯片，別人用3nm的工藝技術(shù)來搞小芯片，那么這中間的差距就會(huì)更大了。
所以，對于工藝的追求，一定是芯片產(chǎn)業(yè)繞不過去的坎，沒有所謂的彎道超車，沒有捷徑，只有一步一步的往前走，最終跨過去。
